ACTIVE MATRIX TYPE DISPLAY DEVICE AND ITS DRIVING METHOD

Publication number: JP2003150116
Publication date: 2003-05-23

_ .

45 4 6 LU 1/4 TOLU

Inventor:

ADACHI KATSUMI

Applicant:

MATSUSHITA ELECTRIC IND CO LTD

Classification:

- international:

G09G3/30; G09G3/20; H01L51/50; G09G3/30;

G09G3/20; H01L51/50; (IPC1-7): G09G3/30; G09G3/20


- european:

Application number: JP20010342893 20011108 Priority number(s): JP20010342893 20011108

Report a data error here

Abstract of JP2003150116

PROBLEM TO BE SOLVED: To solve such a great problem from the practical point of view that, in the display device of a current writing type active matrix system, an image having a tailing shape is generated in the vertical direction because of the deficiency of the charge and discharge of the stray capacity of a signal line at the time of a low current writing. SOLUTION: In this display device, the deficiency of the charge and discharge is solved by writing a current in which a signal current is superimposed on a sufficiently large bias current in a signal line and by storing only the signal current while obtaining the difference with the bias current in the inside of a pixel.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開 2003-150116

(43)公開日 平成15年5月23日(2003.5.23)

(51) Int. C1.	識別記号	FI		テーマコート′(参考)
G09G 3/30		G09G 3/30		K 5C080
3/20	624	3/20	624	В
	641		641	D
	642		642	A

審査請求 未請求 請求項の数 16 OL (全9頁)

(21)出願番号 特願 2001 - 342893(P 2001 - 342893) (71)出版 (22)出願日 平成13年11月8日(2001.11.8)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真 1006番地

(72)発明者 足達 克己

大阪府門真市大字門真 1006番地 松下電器

産業株式会社内

(74)代理人 100097445

弁理士 岩橋 文雄 (外2名)

Fターム(参考) 5C080 AA06 BB05 DD05 DD09 EE28


FF11 JJ02 JJ03 JJ04 JJ05

(54) 【発明の名称】アクティブマトリクス型表示装置およびその駆動方法

(57)【要約】

【課題】 電流書き込み型アクティブマトリクス方式の表示装置において、低電流書き込み時に信号線の浮遊容量の充放電不足から、縦方向に尾引き状の画像が発生し、実用上大きな課題となっていた。

【解決手段】 信号線に十分大きなバイアス電流に信号電流を重畳して電流を書き込み、画素内部でバイアス電流との差分をとり信号電流のみ記憶することにより、充放電不足を解決する。



【特許請求の範囲】

【請求項1】 第1の所定期間に第1の所定値の電流を与えるステップと、第2の所定期間に第2の所定値の電流を与えるステップと、前記第1と第2の所定値の電流に関連する第3の電流を表示素子に与えるステップがあることを特徴とするアクティブマトリクス表示装置の駆動方法。

【請求項2】 第1の所定の電流値と第2の所定の電流値の差を前記表示素子に与えることを特徴とする請求項 1記載のアクティブマトリクス表示装置の駆動方法。

【請求項3】 第1の所定期間と第2の所定期間が水平 走査周期相当であることを特徴とする請求項1記載のア クティブマトリクス表示装置の駆動方法。

【請求項4】 第1の所定期間と第2の所定期間を足した期間が水平走査周期相当であることを特徴とする請求項1記載のアクティブマトリクス表示装置の駆動方法。

【請求項5】 第1の所定電流値を与える手段と、前記第1の所定電流値を記憶する手段と、第2の所定電流値を与える手段と、前記第1と第2の所定電流値の差分である第3の電流値を記憶する手段と、前記第3の電流値を表示素子に供給する手段を有することを特徴とするアクティブマトリクス型表示装置。

【請求項6】 前記第1の所定電流値を記憶する手段 と、前記第3の電流値を記憶する手段とが、それぞれ極 性の異なる駆動トランジスタを含むことを特徴とする請 求項5記載のアクティブマトリクス型表示装置。

【請求項7】 前記表示素子が有機ELであることを特 徴とする請求項5記載のアクティブマトリクス型表示装 置

【請求項8】 第1の所定電流値を与える第1の信号線と、前記第1の所定電流値を記憶する駆動トランジスタを含む第1の電流記憶手段と、前記第1の電流記憶手段を制御する第1の走査制御線と、第2の所定電流値を与える第2の信号線と、前記第1の電流記憶手段からの電流値と前記第2の所定電流値の差分の第3の電流値を記憶する駆動トランジスタを含む第2の電流記憶手段と、前記第2の電流記憶手段を制御する第2の走査制御線と、前記第2の電流記憶手段からの電流を第3の走査制御線からの制御で、発光素子に供給することを特徴とするアクティブマトリクス型表示装置。

【請求項9】 表示素子として有機ELを用いたことを 特徴とする請求項8記載のアクティブマトリクス型表示 装置。

【請求項10】 前記第1の電流記憶手段に含まれる駆動トランジスタと、前記第2の電流記憶手段に含まれる駆動トランジスタとが、それぞれ極性の異なるトランジスタからなることを特徴とする請求項8記載のアクティブマトリクス型表示装置。

【請求項11】 第1の走査制御線と、前段の第2の走査制御線を接続し、同一タイミングで駆動することを特

徴とする請求項8記載のアクティブマトリクス型表示装 歴

【請求項12】 信号線に、第1の所定電流値を与える第1の期間と、前記第1の所定電流値を記憶する駆動トランジスタを含む第1の電流記憶手段と、前記第1の電流記憶手段を制御する第1の走査制御線と、前記第1の電流記憶手段からの電流値を与える第2の所定電流値の差分の第3の電流値を記憶する駆動トランジスタを含む第10 2の電流記憶手段と、前記第2の電流記憶手段を制御する第2の走査制御線と、前記第2の電流記憶手段からの電流を第3の走査制御線からの制御で、発光素子に供給することを特徴とするアクティブマトリクス型表示装置

【請求項13】 表示素子として有機ELを用いたことを特徴とする請求項12記載のアクティブマトリクス型表示装置。

【請求項14】 前記第1の電流記憶手段に含まれる駅動トランジスタと、前記第2の電流記憶手段に含まれる
20 駆動トランジスタとが、それぞれ極性の異なるトランジスタからなることを特徴とする請求項12記載のアクティブマトリクス型表示装置。

【請求項15】 第1の所定電流値を与える第1の信号線と、前記第1の所定電流値を記憶する駆動トランジスタを含む第1の電流記憶手段と、第2の所定電流値を与える第2の信号線と、前記第2の耐流配憶手段と、前記第1の電流記憶手段と前記第2の電流記憶手段と前記第3の電流値を記憶する駆動トランジスタを含む第3の電流値を記憶する駆動トランジスタを含む第3の電流記憶手段と、前記第3の電流記憶手段からの電流を表示素子に供給することを特徴とするアクティブマトリクス型表示装置。

【請求項16】 表示素子として有機ELを用いたことを特徴とする請求項15記載のアクティブマトリクス型表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は信号線駆動回路から電流書き込みで発光輝度を制御する画素構造を持つアク 40 ティブマトリクス型表示装置に関し、低電流の画素書き 込み時の充放電不足を解決するものである。

[0002]

【従来の技術】電流書き込み型のアクティブマトリクス型表示装置の全体構成の一例を図10に示す。図10において、51は表示ハネル、52は制御回路、53は信号線駆動回路、54は走査線駆動回路、8は一画素を示す。基本的に制御回路52に入力された映像信号から、信号線駆動回路53へ映像データを供給し、信号線駆動回路53は映像データ信号を電流量に変換して、線順次50で信号線を駆動する。 走資線駆動回路54は垂直方向の

走査データ信号を受けて、水平走査周期で走査線を順次 に駆動する。そして信号線と走査線の交点には薄膜トラ ンジスタで構成された駆動回路と発光素子からなる画素 が形成されている。

【0003】次に各画素の構成例を図11に示し、図と共に説明する。破線で囲まれた8は一画素を示し、図10の一個に相当する。1は駆動トランジスタTr1、2はスイッチトランジスタTr2、3はスイッチトランジスタTr4を示す。6は発光素子で、有機EL、LEDに代表され等価回路としてはダイオードになる。7はTr1の保持コンデンサであり、このコンデンサに蓄えられた電圧でTr1を継続的に動作させる働きをする。9は信号線、10は信号線駅動回路内の電流源、11は信号線の浮遊容量であり、主に制御線とのクロスオーバ一部の容量からなる。

【0004】動作タイミングを図12に、動作原理図を 図13(a)、図13(b)に示し、図と共に説明す る。図12は走査線(各画素にφとφバーの2本があ る) の動作タイミングを示し、該当する画素に水平走査 期間単位で、φバーをL(=スイッチトランジスタのオ ン) にし、スイッチトランジスタ3;Tr3とスイッチ トランジスタ4;Tr4がオン、同時にφはH(=スイ ッチトランジスタのオフ)となるのでも2;Tr2はオ フとなる。この時の等価回路が図13(a)であり、こ の時駆動トランジスタ1: Tr1はゲート・ドレイン間 が短絡されたMOSダイオードとして動作し、その導通 電流iは電流源10と等しい。保持コンデンサイの端子 電圧は駆動トランジスタ1:Tr1の導通電流主に相当 するソース・ゲート間電圧に充電される。次にゅバーが Hとなりスイッチトランジスタ3;Tr3とスイッチト ランジスタ4; Tr4がオフ、φがLとなりスイッチト ランジスタ2;Tr2がオンとなると保持コンデンサ7 でソース・ゲート間電圧が保たれているので駆動トラン ジスタ1; Tr1は電流iを発光素子6に流す。そして 次のアクセスがあるまでその発光を保持することで画像 を表示する。つまり、この画素構成は電流源10で決め られた電流値を発光素子6にコピーすることから、カレ ントコピア回路とも呼ばれている。

【0005】なぜ、電流書き込みを行うかを簡単に説明すると、有機ELやLEDは本質的に電流と発光する輝度の比例する素子である点、有機ELの端子電圧は製造条件、温度などにより変動しやすい点、駆動トランジスクのスレッショルド電圧(以下Vtと略す)は薄膜製造条件で本質的にゆらぎが避けがたい点があり、電流で電圧のばらつきを吸収し均一な画像特性が得られるからである。

[0006]

【発明が解決しようとする課題】以上述べたように、電流書き込み型の画素構成では正確に書き込み電流と発光 電流を一致させる必要があるが、低電流での書き込み時 に充放電不足が発生し、画像を著しく損なうという課題があった。この現象について図14と共に説明する。図14は図13(a)の電流書き込み時の駆動トランジスタ1:Tr1のドレイン電圧の端子電圧と電流1の関係を図示したもので、VddからMOSの2乗特性にそった特性となる。ここで、明部(電圧はVbright)から暗部(電圧はVdark)へと画像が変化した時、その電圧差を暗部の電流で浮遊容量11を充放電してVdarkにしないと正確に電流をコピーできない。代表10数値を挙げると明部1μAゆえ、暗部は1/256の4nA、浮遊容量30pF、電位差1Vであり、これでは充放電に7.5msもかかり、到底水平走査期間60μs内で充放電できない。結局、明部から暗部へは約12ライン相当の時間がかかり、縦方向に尾引き状の画像が発生し、実用上大きな課題となっていた。

4

[0007]

【課題を解決するための手段】本発明は、基本的に第1 の所定期間に充放電に十分な大きさの固定バイアス値に 信号電流を加えた第1の所定値の電流を与へ、第2の所 20 定期間に固定バイアス値の第2の所定値の電流を与へ、 画素内で第1と第2の所定値の電流の差分、つまり信号 電流を表示素子に与える駆動方法により充放電不足を解 決する。

【0008】別な本発明は、充放電に十分な大きさの固定バイアス値に信号電流を加えた第1の電流を与える第1の信号線と、その第1の電流値を記憶する手段と、固定バイアス値の第2の電流を与える第2の信号線と、画素内で、第1と第2の電流の差分、信号電流を記憶する手段と、その信号電流で発光素子を駆動する手段を設け30 たものである。

【0009】別な本発明は、信号線は1本であるが、時間的に第1と第2の電流値をずらして、同様に画素内で、第1と第2の電流の差分、信号電流を記憶する手段と、その信号電流で発光素子を駆動する手段を設けたものです。

【0010】別な本発明は、駆動トランジスタの電流飽和特性が十分でない場合に対処したもので、充放電に十分な大きさの固定パイアス値に信号電流を加えた第1の電流を与える第1の信号線と、その第1の電流値を記憶40 する手段と、固定パイアス値の第2の電流を与える第2の信号線と、その第2の電流値を記憶する手段と、画素内で、第1と第2の記憶された電流の差分である信号電流を記憶する手段と、その信号電流で発光素子を駆動する手段を設けたものである。

[0011]

【発明の実施の形態】第1の本発明の画素構成例を図1 に示し、図と共に説明する。図1において、6は有機E Lに代表される発光素子、7は保持コンデンサ、8は一 画素全体を示す。9は第1の信号線、10は信号線9の 電流源(図10の信号線駆動回路53に含まれる)、1 1は信号線9の浮遊容量である。12は第2の信号線、13はを信号線12の電流源(電流源10と同様、図10の信号線駆動回路53に含まれる)、14は信号線12の浮遊容量である。第1組の電流記憶手段として構成されるは21の駆動用トランジスタTr1、22のスイッチングTr2、23のスイッチングTr3、24のスイッチングTr4と前述の保持コンデンサ7である。第2組の電流記憶手段として構成されるのは25の駆動用トランジスタTr5、26のスイッチングTr6、27のスイッチングTr7、28はのスイッチングTr8と保持コンデンサ15である。

【0012】次に図2に各スイッチングトランジスタの動作タイミング、各タイミング時の等価回路を図3

(a)、図3(b)、図3(c)示し、動作を説明する。まずφ3に接続されたスイッチトランジスタ22; Tr2をオフする。同時に図3(a)に示すようにφ1をLにし、接続されたスイッチトランジスタ26; Tr7をスイッチトランジスタ27; Tr7をオンし、駆動トランジスタ25; Tr5と保持コンデンサ15による第2組の電流記憶手段に、電流源10で設定されたバイアス電流1bに信号電流1sを加えた電流を記憶する。

【0013】そして図3(b)に示すように一水平走査期間後、φ1を日にしてトランジスタ26;Tr6、トランジスタ27;Tr7をオフにする。同時にφ2をしにしてスイッチトランジスタ23;Tr3とスイッチトランジスタ24;Tr4をオンにし、駆動トランジスタ21;Tr1と保持コンデンサ7からなる第1組の電流記憶手段を動作させる。この時、スイッチトランジスタ28;Tr8が導通し、この経路から電流源13に設定されたパイアス電流1bが流れるが、第2組の電流記憶手段である駆動トランジスタ25;Tr5は前に記憶した1b+1sなる電流を流すので、駆動トランジスタ21;Tr1には差分である信号電流1sが流れ、この値を記憶することとなる。

【0014】その後 o 2はH、 o 3がLとなると図3 (c) で示すように、スイッチトランジスタ22:Tr 2がオンし、駆動トランジスタ21:Tr1と発光素子 6が接続され信号電流1sにて発光素子が光る。以下垂 直期間毎にこの動作を繰り返す。

【0015】ここで、パネル外部の電流源10と13に共通するパイアス電流1bを、浮遊容量11並びに14と水平走査周期の関係に対して十分大きな値にしておけば、従来の課題である低電流領域の充放電不足は発生しない。例えば浮遊容量30pFに対して1μA程度としておけば電圧振幅1Vを30μsで充電でき、水平走査周期60μsに対し十分に短い。第1組の電流記憶手段である駆動トランジスタ21;Tr1の信号電流1sの書き込み時の浮遊容量は画素内部の配線だけであり通常は1pFよりも少なく、この書き込み時の充放電不足は問題にならない。

【0016】図1において、駆動トランジスタ21;T r 1と駆動トランジスタ25; Tr5を極性の異なるト ランジスタとしたが、この組み合わせにより各駆動トラ ンジスタの書き込み時のドレイン電圧 (=信号線電圧) の変化を吸収できる。具体的には図3(a)時の信号線 10の電圧はGNDより駆動トランジスタ25;5のス レッショルド電圧(1V~2V)程度上がった電位にな る。次に図3(b)の信号線13の電圧はVddより駆 動トランジスタ21;1のスレッショルド電圧(1V~ 10 2 V)程度下がった電位になるが、駆動トランジスタ2 5; Tr5が飽和領域で動作しているならば、前に記憶 したIb+Isの電流がそのまま保たれることとなる。 【0017】図1では走査側を3本(φ1~φ3)とし ているが、 φ1とφ2は同じ期間幅であり、位相がずれ ているだなので、前の段のφ2をφ1として使用しても 良い。この場合、実際パネル外に接続されるのは各段に 2本で良い。

6

【0018】なお、図1の駆動トランジスタの極性を反対にして、発光素子の接続も逆にしても動作としては変わらないことは言うまでもない。また、スイッチトランジスタの極性も一部ないし全てn型としてもよいことは無論である。

【0019】別な本発明として信号線を1本とした構成を図4に示し、図と共に説明する。図4において、6は有機ELに代表される発光素子、7は保持コンデンサ、8は一画素全体を示す。9は信号線、10は信号線9の電流源(図10の信号線駆動回路53に含まれる)、11は信号線9の浮遊容量である。第1組の電流記憶手段として構成されるは31の駆動用トランジスタTr1、3032のスイッチングTr2、33のスイッチングTr3、34のスイッチングTr4と前述の保持コンデンサである。第2組の電流記憶手段として構成されるのは35の駆動用トランジスタTr5、36のスイッチングTr6、37のスイッチングTr7と保持コンデンサ15である。

【0020】次に動作タイミングを図5に示し、図と共に説明する。図5のφ4とφ5で示すように、まず信号源10からバイアス電流 I b と信号電流 I s を加えた電流を水平走査期間の前半に第2の電流記憶手段に記憶(φ4)する。次に水平走査期間の後半に、電流源からバイアス電流 I b を加え、記憶された I b + I s から I b を差し引き(φ5)、第1の記憶手段に信号電流 I s を記憶させ、この電流で発光素子6を発光させる(φ

【0021】等価回路を図6(a)、図6(b)、図6(c)に示し、図と共に説明する。図6(a)はφ4とφ6がLでスイッチトランジスク36;Tr6と、スイッチトランジスタ37;Tr7がオンして駆動トランジスタ35;Tr5と保持コンデンサ15からなる第2の画素記憶手段に電流源10からのとバイアス電流1b:

7) 。

D.

信号電流 I s を記憶する。次に o 4 が H、 o 5 が L となりスイッチトランジスタ 3 6; T r 6 はオフ、スイッチトランジスタ 3 4; T r 4 がオンとなり、駆動トランジスタ 3 1; T r 1 と保持コンデンサ 7 からなる第 1 の画素記憶手段が動作するが、図 6 (b)に示すようにこの電流は信号電流 1 s となる。そして、 o 7 のみしで他は H となる発光期間はスイッチトランジスタ 3 2; T r 2 のみオンとなり、記憶された信号電流 I s で発光素子 6 を発光することになる。

【0022】最初の発明例と同様に、信号線にはバイアス電流Ib+信号電流Is、ないしバイアス電流Ibという信号よりも大きな電流を流すので、微小電流による充放電不足は発生しない。 なお、図5のφ6とφ7は排他的論理であるので、例えばスイッチトランジスタ32:Tr2をn型トランジスタとし、φ6だけで済ますことも可能であり荀枕 x台e各段3本構成とすることができる。

【0023】さて、駆動トランジスタにはキンク効果と 呼ばれる、飽和領域でもドレイン電流がドレイン電圧の 増加に伴って増大してまう現象が知られている。これは 図1の駆動トランジスタ25; Tr2ないし図4の駆動 トランジスタ35;Tr5にとり、大きな問題となる。 何故なら外部の電流源より決められた電流値よりも大き な電流を流そうとするので、信号電流Isを記憶しよう とするさいに、信号電流Isより大きな電流としてしま い、書き込みエラーとなってしまうからである。この対 策としてはキンク効果を低減するために駆動トランジス タのチャンネル長を大きくする、キンクの程度が一定で あるならば電流源からバイアス電流Ibを書き込むさい その分電流値を大きくすることで避けらる場合が多い。 しかし、トランジスタのデバイス特性によっては避けら れない場合もある。この問題に対処した別な発明の構成 例を図7に示し、図と共に説明する。

【0024】図7において、6は有機ELに代表される 発光素子、7は保持コンデンサ、8は一画素全体を示 す。9は第1の信号線、10は信号線9の電流源(図1 ひの信号線駆動回路53に含まれる)、11は信号線9 の浮遊容量である。12は第2の信号線、13はを信号 線12の電流源(電流源10と同様、図10の信号線駆 動回路53に含まれる)、14は信号線12の浮遊容量 である。第1の憶手段として構成されるは41の駆動用 トランジスタTr1、42のスイッチングTr2、43 のスイッチングTr3、前述の保持コンデンサ7であ る。第2の電流記憶手段として構成されるのは45の駆 動用トランジスタTr5、46のスイッチングTr6と 保持コンデンサ15である。本発明は更に第3の電流記 憶手段として駆動トランジスタ48;Tr8とスイッチ ングトランジスタ49;Tr9と保持コンデンサ16が ある。そして各電流記憶手段を切換えるスイッチングト

ランジスタ44: Tr4、スイッチングトランジスタ47: Tr7、スイッチングトランジスタ50: Tr10とスイッチングトランジスタ51; Tr11からなる。 【0025】動作タイミングを図8、等価回路を図9 (a)、図9(b)、図9(c)に示し、図と共に説明

8

(a)、図9(b)、図9(c)に示し、図と共に説明 する。タイミングとしては図2と同様であるが、まずφ 8をLとし、第2の電流記憶手段関係であるスイッチン グトランジスタ47: Tr7とスイッチングトランジス タ46;Tr6をオンして駆動トランジスタ45;Tr 10 5にバイアス電流 Ib+信号電流 Isを記憶する。同時 に第3の電流記憶手段関係であるスイッチングトランジ スタ50:Tr10とスイッチングトランジスタ49; Tr9をオンして駆動トランジスタ48:Tr8にバイ アス電流 1 b を記憶する。次の水平走査期間に 4 8 を H、φ9をLとし、第1の電流記憶手段関係であるスイ ッチングトランジスタ43;Tr3をオンして駆動トラ ンジスタ41;Tr1を動作させるのであるが、この時 の電流は駆動トランジスタ45;Tr5のバイアス電流 Ib+信号電流 Isから、駆動トランジスタ48;Tr 8のバイアス電流 I b を引いたもの、すなわち信号電流 Isとなるが、このさいキンク効果による増大分があっ たも、それは駆動トランジスタ45; Tr5と駆動トラ ンジスタ48:Tr8双方にあるので差し引きゼロとな る。その後、φ10をLとしてスイッチトランジスタ4 2; Tr2をオンして発光素子6に正確な信号電流を流

30 [0027]

【発明の効果】本発明による共通的な効果は、低電流書き込み時における信号線浮遊容量の充放電不足に伴う画質劣化、縦方向の尾引き状の画像を回避することが可能となる。最初の構成例では信号線が各列2本であるが、走査線を各段2本の構成とすることができる。次の構成例では信号線を各列1本とすることができ、信号線駆動回路の構成が簡単となる利点がある。第3の構成例ではトランジスタにキンク効果があったしても、回避する手段を提供している。

40 【図面の簡単な説明】

【図1】第1の発明の画素構成図

【図2】第1の発明の走査線タイミング動作図

【図3】第1の発明の動作時の等価回路図

【図4】第2の発明の画素構成図

【図5】第2の発明の走査線タイミング動作図

【図6】 第2の発明の動作時の等価回路図

【図7】第3の発明の画素構成図

【図8】第3の発明の走査線タイミング動作図

【図9】第2の発明の動作時の等価回路図

50 【図10】一般的なパネルの周辺構成図

特開2003-150116

10

【図11】従来の画素構成図

【図12】従来の走査線タイミング動作図

【図13】従来の動作時の等価回路図

【図14】従来の電流書き込み時の駆動トランジスタ

1; Trlのドレイン電圧の端子電圧と電流iの関係を 示した図

【符号の説明】

発光素子

保持コンデンサ

一画素

第1の信号線

10 第1の電流源

11 第1の信号線浮遊容量

12 第2の信号線

(6)

1 3 第2の電流源

第2の信号線浮遊容量 1 4

保持コンデンサ

2 1 駆動トランジスタ;Tェし

2 2 スイッチトランジスタ; Tr2

スイッチトランジスタ; Tr3 2 3

2 4 スイッチトランジスタ; Tr4

2.5 駆動トランジスタ; Tr5


スイッチトランジスタ; Tr6 10 26

> 2 7 スイッチトランジスタ; Tr 7

2 8 スイッチトランジスタ: Tr8

【図1】

[図2]




水平走臺期間 水平走查期間 Tr1 Is Is Is Ir5 Ib+Is Ib+Is ø3-発光期間 T1 T2 ТЗ


【図4】


33 Tr3 34 Tr4 32 Tr2 ø5 o \$7 a ø6 oø 4 o-35 Tr5 36 Tr6


Ib+Is/Ib


【図5】











[図13]

